产品中心
Products
产品中心
Products
咨询热线
010-68748055
申威1621
•基于第三代“申威64”核心(增强版)研制的16核心通用处理器
•16个核心以CC_NUMA方式共享三级共享Cache,并且三级Cache容量增大到32MB
•计算性能:主频2GHz时的双精度浮点性能可高达512GFlops
•I/O性能:集成2路PCI-E3.0×8接口,双向聚合有效带宽提高到32GBps
产品手册
    申威1621处理器是基于第三代“申威64”核心(增强版)的国产高性能多核处理器,主要面向高性能计算和中高端服务器应用。目前,该处理器已经实现量产。
    申威1621采用对称多核结构和SoC技术,单芯片集成了16个64位RISC结构的申威处理器核心,目标设计主频为2GHz。芯片还集成八路DDR3存储控制器和双路PCI-E3.0标准I/O接口。

参数 性能指标
核心数量   16
核心频率   设计频率2.0GHz。
峰值运算速度   浮点: 每秒5120亿次双精度浮点结果@2.0GHz;
  整数: 每秒2880亿次整数结果@2.0GHz。
工艺特征   28nm
电压参数   内核电源: 0.95V±5%;
  I/O电源: 1.5V±10%, 1.8V±10%。
Cache容量   每个核心包含两级Cache, Cache行长度为128字节;
  一级Cache: 指令与数据分离, 容量为32KB, 采用4路组相联结构;
  二级Cache: 指令与数据混合, 容量为512KB, 采用8路组相联结构;
  16个核心共享三级Cache, 容量为32MB, Cache行长度为128字节, 采用32路组相联结构。
存储空间   支持64位虚地址空间, 实际实现43位虚地址;
  支持40位物理地址。
存储器接口   八路64位DDR3存储器接口, 支持纠单错、 检双错的ECC校验, 最大传输率为 2133MBps;
  支持的总存储器容量最大可达256GB;
   支持连接DDR3 SDRAM芯片、 UDIMM或RDIMM存储器条。
I/O接口   两路PCI-E 3.0 ×8接口, 单链路有效带宽8Gbps;
  维护接口支持兼容Jtag标准的芯片调试与维护。
封装特性   采用FC-BGA封装, 封装引脚数为2597。
功耗   热设计功耗: 90W(16核心);
  典型运行功耗: 待实际测量。